

AXI UART설계

Lab 요약

이 실습에서 AXI를 통하여 UART TX /RX를 통하여 PC와 Data를 송수신 하는 시스템을 구현한다.


실습목적

- AXI를 통한 PL Peripheral 구현
- UART protocol 이해
- uart 구현의 위한 필요 구성 요소 도출
- 구성요소 코드 작성 및 검증
- uart 전체 시스템 구성 및 보드 동작 검증
- Vivado ILA를 이용한 Debugging


개요



이 실습에에서는 axi 및 uart protocol을 이해하고 axi, uart를 verilog를 이용하여 구현한다.

AXI uart 전체 시스템



AXI UART TX 구현 예





1.1 Axi_uart 프로젝트

1.1.1 TX 구현

- PC를 통하여 받은 data를 PS에서 PL AXI 인터페이스를 통하여 UART TX에 송신 후 PC에서 수신한 데이터 확인
- Axi_slave 코드에 uart_tx_ready, uart_tx_start, uart_tx_data 처리하는 코드 추가
- Uart_tx 코드 구현(기존코드 활용)
- Vitis의 test 코드는 참조 코드 (uart_test.c) 검토 후 수정
 - PS uart 초기화 코드 작성
 - While 문을 사용하여 PS uart에서 PC 데이터 읽는 코드 작성
 - PL uart tx가 대기 상태인지 확인
 - 읽은 데이터 AXI를 통하여 PL uart tx에 전송하는 코드 작성
- 검증을 위하여 7-segment 또는 LED 활용
- 검증을 위하여 Vivado ILA, vitis debug 활용

1.1.2 RX 구현

- PC Tera Term을 통하여 PMOD usbuart에 수신된 데이터를 PL의 uart rx에서 수신하고 AXI를 통하여 PS에 전달 후 PS에서 PS uart를 통하여 PC에 송신하고 데이터 확인
- Aix slave 코드에 uart_rx_valid, uart_rx_clear, uart_rx_data 처리하는 코드 추가
- Uart_rx 코드 구현(x16_buad_gen, rx fsm 등)
- Vitis test 코드 수정
 - Uart rx valid check, axi data read
 - 수신한 데이터를 PS uart를 통하여 PC에 전송